Embedded Systems
  • Microcontroladores e Sistemas Embarcados
  • Introdução aos sistemas embarcados
  • Sistemas Microcontrolados
    • Visão geral da organização de um sistema computacional
    • Modelos de Arquitetura
    • Estrutura básica de um microcontrolador genérico
  • Periféricos Mapeados em Memória
    • Configuração de Registradores
  • Programação
    • Programação em Linguagem de Montagem
    • Compilação
  • Intel MSC-51
    • Arquitetura e Organização do 8051
    • Características Gerais de Operação
    • Mapa de Memória
    • Conjunto de Instruções e Modos de Endereçamento
    • Interrupções
    • Portas de Entradas/Saídas Digitais
    • Módulo Contador/Temporizador
    • Comunicação Serial Assíncrona
  • Processadores Cortex-M0+
    • Arquitetura
    • Sistema de interconexão
    • Arquitetura do Conjunto de Instruções (ISA)
    • Modos de operação
    • Programação
      • Keil uVision
  • Freedom Board: KL25Z
    • Família de microcontroladores KL25Z
    • Terminais do microcontrolador
    • Interface de configuração
    • Programação
      • Keil uVision
      • Chamada de funções em Assembly
      • Configuração de Registradores em C
      • Utilizando o CMSIS nas aplicações
  • Dicionário
  • Apêndice A: Sistemas de Numeração
  • [Em desenvolvimento] Apêndice B: Números Sinalizados
Powered by GitBook
On this page
  1. Processadores Cortex-M0+

Arquitetura

PreviousProcessadores Cortex-M0+NextSistema de interconexão

Last updated 6 years ago

É uma arquitetura caracterizada pela operação load-store. Isto é, os dados devem ser carregados da memória para os registradores do core, processados, e posteriormente armazenados de volta na memória. Para tal, possui 16 registradores de 32 bits. Alguns desses registradores tem funções específicas, tais como:

  • R15, contador de programa;

  • R14, registrador Link;

  • R13, ponteiro de pilha. A pilha sempre indica o último item empilhado. O ponteiro de pilha é decrementado a cada operação de empilhamento. Primeiro o ponteiro é decrementado e em seguida o dado é empilhado.

Os registradores R0~R12 são divididos em duas regiões: Low e High. A região Lowrepresenta os registradores R0~R7. Já a região High, os registradores R8~R12.

O registrador de estados do processador PSR agrupa informações dos seguintes registradores: APSR, IPSR e EPSR.

  • APSR é o registrador de estado da aplicação que contém as flags condicionais para última instrução que foi executada (Valor negativo, Valor Zero, entre outros);

  • IPSR é registrador de estado para interrupções que contém o código do vetor de interrupção;

  • EPSR é o registrado de estado do programa em execução. Indica, por exemplo, se o processador está em modo Thumb.